



清华大学计算机科学与技术系本科专业主修课


计算机系统结构

第10章 多处理机

2026年春季学期

前言

第 2 页



图像处理计算量:增加20000倍
系统处理能力:增加20000倍
处理器运算能力:增加20000倍


前言

第 3 页




英特尔处理器实验室主任
Fred Pollack


- 从386起，英特尔每一新架构需要两到三倍的晶片面积，而性能只提升1.4到1.7倍。
- 简言之，性能的提升与复杂性的平方根成比例。两代处理器，性能每提升一倍，复杂性便增加4倍。
- 如一个处理器的硬件逻辑提高一倍，至多能提高性能40%。采用两个简单处理器构成一个相同硬件规模的双核处理器，可获得70% ~ 80%的性能提升。



双核处理器




多核处理器



众核处理器

2004年，Intel公司取消了高性能单一处理器的研究计划！

Terascale 80核处理器（Polaris）




专门面向AI任务，拥有2.6万亿个晶体管，85万核心，芯片面积为46225平方毫米

Cerebras Wafer Scale Engine
有史以来最大的芯片（2021年）

Cerebras Wafer-Scale Engine (WSE-3)

The fastest AI chip on earth *again*



- 4 trillion transistors
- 46,225 mm² silicon
- 900,000 cores optimized for sparse linear algebra
- 5nm TSMC process
- 125 petaflops of AI compute
- 44 gigabytes of on-chip memory
- 21 PByte/s memory bandwidth
- 214 Pbit/s fabric bandwidth

2024年3月，Cerebras又推出了其第三代的晶圆级AI芯片WSE-3，基于台积电5nm制程，芯片面积为46225平方毫米，拥有的晶体管数量达到了4万亿个，拥有90万个AI核心，44GB片上SRAM，具有125 FP16 PetaFLOPS的峰值性能，性能达到了上一代WSE-2的两倍，可用于训练业内一些最大的人工智能模型。

OpenAI发布的分析表明，自2012年以来，人工智能训练任务中使用的算力正呈指数级增长，其目前速度为每3.5个月翻一倍（相比之下，摩尔定律是每18个月翻倍）

1. 单处理机系统结构正在走向尽头
2. 多处理机正起着越来越重要的作用。近几年来，人们确实开始转向了多处理机。
 - Intel于2004年宣布放弃了其高性能单处理器项目，转向多核（multi-core）的研究和开发。
 - IBM、SUN、AMD等公司
 - 并行计算机应用软件已有了稳定的发展。
 - 充分利用商品化微处理器所具有的高性能价格比的优势。
3. 本章重点：中小规模的计算机（处理器的个数 < 32 ）
(多处理机设计的主流)

- 9.1 [引言](#)
- 9.2 [对称式共享存储器系统结构](#)
- 9.3 [分布式共享存储器系统结构](#)
- 9.4 [同步](#)
- 9.5 [同时多线程](#)
- 9.6 [大规模并行处理机](#)
- 9.7 [多核处理器及性能对比](#)
- 9.8 [多处理机实例](#)——Origin 2000

9.1 引言

9.1.1 并行计算机系统结构的分类


第 9 页

1. Flynn分类法

- SISD、SIMD、MISD、MIMD

2. MIMD已成为通用多处理机系统结构的选择，原因：

- MIMD具有灵活性；
- MIMD可以充分利用商品化微处理器在性能价格比方面的优势。
 - 计算机机群系统（cluster）是一类广泛被采用的MIMD机器。



9.1.1 并行计算机系统结构的分类

第 10 页

3. 根据存储器的组织结构，把现有的MIMD机器分为两类：

(每一类代表了一种存储器的结构和互连策略)

■ 集中式共享存储器结构


- 最多由几十个处理器构成。
- 各处理器共享一个集中式的物理存储器。

这类机器有时被称为

- SMP机器

(Symmetric shared-memory MultiProcessor)

- UMA机器 (Uniform Memory Access)



对称式共享存储器多
处理机的基本结构

9.1.1 并行计算机系统结构的分类

第 11 页

■ 分布式存储器多处理机

➤ 存储器在物理上是分布的。

➤ 每个结点包含：


✓ 处理器

✓ 存储器

✓ I / O

✓ 互连网络接口

➤ 在许多情况下，分布式存储器结构优于集中式共享存储器结构。



9.1.1 并行计算机系统结构的分类

第 12 页

■ 将存储器分布到各结点有两个优点：

- 如果大多数的访问是针对本结点的局部存储器，则可降低对存储器和互连网络的带宽要求；
- 对本地存储器的访问延迟时间小。

■ 最主要的缺点：

- 处理器之间的通信较为复杂，且各处理器之间访问延迟较大。

■ 簇：超级结点

- 每个结点内包含个数较少（例如2~8）的处理器；
- 处理器之间可采用另一种互连技术（例如总线）相互连接形成簇。


9.1.1 并行计算机系统结构的分类

第 13 页

■ 簇：超级结点

- 每个结点内包含个数较少（例如2~8）的处理器，GPU中簇中核数更多；
- 处理器之间可采用另一种互连技术（例如高速总线）相互连接形成簇。

NVIDIA的GPU芯片——FERMI 结构



1. 两种存储器系统结构和通信机制

■ 共享地址空间

- 物理上分离的所有存储器作为一个统一的共享逻辑空间进行编址。
- 任何一个处理器可以访问该共享空间中的任何一个单元（如果它具有访问权），而且不同处理器上的同一个物理地址指向的是同一个存储单元。
- 这类计算机被称为分布式共享存储器系统(DSM: Distributed Shared-Memory)
- NUMA机器 (NUMA: Non-Uniform Memory Access)

1. 两种存储器系统结构和通信机制


■ 独立地址空间

- 把每个结点中的存储器编址为一个独立的地址空间，不同结点中的地址空间之间是相互独立的。
- 整个系统的地址空间由多个独立的地址空间构成，每个结点中的存储器只能由本地的处理器进行访问，远程处理器不能对其进行访问。
- 每一个处理器-存储器模块实际上是一台单独的计算机，现在的这种机器多以集群的形式存在

2. 通信机制

■ 共享存储器通信机制

- 共享地址空间的计算机系统采用
- 处理器之间通过用load和store指令对相同存储器地址进行读/写操作来实现的
- 传统的多核处理器是直接支持共享内存的，所以导致很多利用该特性的语言和库出现，例如OpenMP



基于共享存储器的通信模型

9.1.2 存储器系统结构和通信机制

第 17 页

斐波纳契数：1、1、2、3、5、8、13、21、34、.....

以递推的方法定义： $F(0)=0$, $F(1)=1$, $F(n)=F(n-1)+F(n-2)$ ($n \geq 2$, $n \in \mathbb{N}^*$)

```
#include <stdio.h>
#include <omp.h>
#define threshold 9
int fib(int n)
{
    int i, j;
    if(n<2) return n;

    #pragma omp task shared firstprivate(n) final(n<=threshold)
    i=fib(n-1)

    #pragma omp task shared firstprivate(n) final(n<=threshold)
    j=fib(n-2)

    #pragma omp taskwait
    return i+j
}
```

对 fib(n) 的调用会生成两个任务（由 task 指令指示）。一个任务调用 fib(n-1)，另一个任务调用 fib(n-2)，将这些调用的返回值加在一起即可产生由 fib(n) 返回的值。

taskwait 指令确保计算i和j的任务在对 fib() 的调用返回之前已完成

```
int main()
{
    int n=30;
    omp_set_dynamic(0);
    omp_set_num_threads(4);

    #pragma omp parallel shared(n)
    {
        #pragma omp single
        printf("fib(%d)=%d\n",n,fib(n));
    }
}
```


并行区域由四个线程执行。single 区域确保只由其中一个线程执行调用 fib(n) 的 print 语句

执行结果：
fib(30)=832040

2. 通信机制

■ 消息传递通信机制


- 多个独立地址空间的计算机通过处理器间显式地传递消息来完成
- 处理器之间是通过发送消息来进行通信的，通信可以是异步的，即消息可以在接收者做好准备前发送，也可以是同步的，即只有接受者准备好接收消息时才能发送，代表性编程语言包括MPI、PVM等



基于消息传递的通信模型

9.1.2 存储器系统结构和通信机制

第 19 页



MPI 语言 实例

```
int TMPI_Rank(void *send_data, void *recv_data, MPI_Datatype datatype,
              MPI_Comm comm) {
    // 首先检查基本情况 - 仅支持此函数的MPI_INT和MPI_FLOAT。
    if (datatype != MPI_INT && datatype != MPI_FLOAT) {
        return MPI_ERR_TYPE;
    }

    int comm_size, comm_rank;
    MPI_Comm_size(comm, &comm_size);
    MPI_Comm_rank(comm, &comm_rank);

    // 要计算编号，我们必须将数字收集到一个进程中，对数字进行排序，然后分散结果的等级值。
    // 首先收集comm的进程0的数字。
    void *gathered_numbers = gather_numbers_to_root(send_data, datatype,
                                                    comm);

    // 获得每个进程的编号
    int *ranks = NULL;
    if (comm_rank == 0) {
        ranks = get_ranks(gathered_numbers, comm_size, datatype);
    }

    // Scatter the rank results
    MPI_Scatter(ranks, 1, MPI_INT, recv_data, 1, MPI_INT, 0, comm);


    // Do clean up
    if (comm_rank == 0) {
        free(gathered_numbers);
        free(ranks);
    }
}
```

9.1.2 存储器系统结构和通信机制

第 20 页

例如：一个处理器要对远程存储器上的数据进行访问或操作：

- 发送消息，请求传递数据或对数据进行操作；
远程进程调用（RPC， Remote Process Call）
- 目的处理器接收到消息以后，执行相应的操作或代替远程处理器进行访问，并发送一个应答消息将结果返回。
 - 同步消息传递：请求处理器发送一个消息后一直要等到应答结果才继续运行。
 - 异步消息传递：数据发送方知道别的处理器需要数据，通信也可以从数据发送方开始，数据可以不经请求就直接送往数据接受方。



3. 不同通信机制的优点

■ 共享存储器通信的主要优点

- 易于编程，同时在简化编译器设计方面也占有优势。
- 采用大家所熟悉的共享存储器模型开发应用程序，而把重点放到解决对性能影响较大的数据访问上。

■ 消息传递通信机制的主要优点

- 硬件较简单，扩展性好。
- 通信是显式的，因此更容易搞清楚何时发生通信以及通信开销是多少。
- 显式通信可以让编程者重点注意并行计算的主要通信开销，使之有可能开发出结构更好、性能更高的并程序。

9.1.3 并行处理面临的挑战

第 22 页

并行处理(parallel Processing): 在同一时间段内, 在多个处理器中执行同一任务的不同部分。

- 并行算法的**加速比** (speedup) 或**加速系数**(speedup factor): 完成计算的最佳串行算法所需的时间与完成相同任务的并行算法所需的时间之比。
- **并行效率** (parallel efficiency): 加速比与所用处理器个数之比。并行效率表示在多核处理器执行并行算法时, 平均每个处理器的执行效率。

9.1.3 并行处理面临的挑战

第 23 页

$$\text{加速比 } S(p) = \frac{\text{使用单处理器最佳串行算法执行时间}}{\text{在具有 } p \text{ 台处理机的系统上算法的执行时间}}$$

■ W : 问题规模或工作负载 (workload)

■ W_s : 应用问题中必须串行执行的部分

■ W_p : 应用问题中可并行执行的部分

$$W = W_s + W_p$$

■ f : 串行执行部分 W_s 占全部工作负载 W 的比例, $f = W_s / W$

t_s : 整个任务在串行机上执行所需的时间

t_p : 整个任务在并行机上执行所需的时间

T_s : 完成 W_s 所需要的时间

T_p : 在并行机上完成 W_p 所需要的时间

S : 加速比: $S(p) = t_s / t_p$

E : 并行效率: $E = S(p) / p * 100\%$

9.1.3 并行处理面临的挑战

第 24 页

$$\begin{bmatrix} A_{11} & A_{21} & A_{31} & \cdots & A_{m1} \\ A_{12} & A_{22} & A_{32} & \cdots & A_{m2} \\ A_{13} & A_{23} & A_{33} & \cdots & A_{m3} \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ A_{1n} & A_{2n} & A_{3n} & \cdots & A_{mn} \end{bmatrix} + \begin{bmatrix} B_{11} & B_{21} & B_{31} & \cdots & B_{m1} \\ B_{12} & B_{22} & B_{32} & \cdots & B_{m2} \\ B_{13} & B_{23} & B_{33} & \cdots & B_{m3} \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ B_{1n} & B_{2n} & B_{3n} & \cdots & B_{mn} \end{bmatrix} = \begin{bmatrix} C_{11} & C_{21} & C_{31} & \cdots & C_{m1} \\ C_{12} & C_{22} & C_{32} & \cdots & C_{m2} \\ C_{13} & C_{23} & C_{33} & \cdots & C_{m3} \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ C_{1n} & C_{2n} & C_{3n} & \cdots & C_{mn} \end{bmatrix}$$

矩阵计算

```
for(i=1;i<=n;i++)
  for(j=1;j<=m;j++)
    C[i][j]=A[i][j]+B[i][j];
```

数据流

$A_{mn} A_{m-1n} \cdots A_{31} A_{21} A_{11}$
 $B_{mn} B_{m-1n} \cdots B_{31} B_{21} B_{11}$

加法器

$\rightarrow B_{mn} B_{m-1n} \cdots B_{31} B_{21} B_{11}$

方式一：减少执行时间

```
for(i=1;i<=n;i++)
  for(j=1;j<=m/2;j++)
  {
    C[2i-1][j]=A[2i-1][j]+B[2i-1][j];
    C[2i][j]=A[2i][j]+B[2i][j];
  }
```

数据流

$A_{m-1n} A_{m-3n} \cdots A_{51} A_{31} A_{11}$
 $B_{m-1n} B_{m-3n} \cdots B_{51} B_{31} B_{11}$

加法器

$\rightarrow B_{m-1n} B_{m-3n} \cdots B_{51} B_{31} B_{11}$

数据流

$A_{mn} A_{m-2n} \cdots A_{61} A_{41} A_{21}$
 $B_{mn} B_{m-2n} \cdots B_{61} B_{41} B_{21}$

加法器

$\rightarrow B_{mn} B_{m-2n-1} \cdots B_{61} B_{41} B_{21}$

9.1.3 并行处理面临的挑战

第 25 页

$$\begin{bmatrix} A_{11} & A_{21} & A_{31} & \cdots & A_{m1} \\ A_{12} & A_{22} & A_{32} & \cdots & A_{m2} \\ A_{13} & A_{23} & A_{33} & \cdots & A_{m3} \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ A_{1n} & A_{2n} & A_{3n} & \cdots & A_{mn} \end{bmatrix} + \begin{bmatrix} B_{11} & B_{21} & B_{31} & \cdots & B_{m1} \\ B_{12} & B_{22} & B_{32} & \cdots & B_{m2} \\ B_{13} & B_{23} & B_{33} & \cdots & B_{m3} \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ B_{1n} & B_{2n} & B_{3n} & \cdots & B_{mn} \end{bmatrix} = \begin{bmatrix} C_{11} & C_{21} & C_{31} & \cdots & C_{m1} \\ C_{12} & C_{22} & C_{32} & \cdots & C_{m2} \\ C_{13} & C_{23} & C_{33} & \cdots & C_{m3} \\ \cdots & \cdots & \cdots & \cdots & \cdots \\ C_{1n} & C_{2n} & C_{3n} & \cdots & C_{mn} \end{bmatrix}$$

矩阵计算

```
for(i=1;i<=n;i++)
  for(j=1;j<=m;j++)
    C[i][j]=A[i][j]+B[i][j];
```

数据流

$A_{mn} \ A_{m-1n} \cdots A_{31} \ A_{21} \ A_{11}$
 $B_{mn} \ B_{m-1n} \cdots B_{31} \ B_{21} \ B_{11}$

加法器

$B_{mn} \ B_{mn-1} \cdots B_{31} \ B_{21} \ B_{11}$

方式二：增加相同时间的任务数量

```
for(i=1;i<=n;i++)
  for(j=1;j<=m;j++)
    C[i][j]=A[i][j]+B[i][j];
```

数据流

$A_{mn} \ A_{m-1n} \cdots A_{31} \ A_{21} \ A_{11}$
 $B_{mn} \ B_{m-1n} \cdots B_{31} \ B_{21} \ B_{11}$

加法器

$B_{mn} \ B_{mn-1} \cdots B_{31} \ B_{21} \ B_{11}$

```
for(i=1;i<=n;i++)
  for(j=1;j<=m;j++)
    C[i][j]=A[i][j]+B[i][j];
```

数据流

$A_{mn} \ A_{m-1n} \cdots A_{31} \ A_{21} \ A_{11}$
 $B_{mn} \ B_{m-1n} \cdots B_{31} \ B_{21} \ B_{11}$

加法器

$B_{mn} \ B_{mn-1} \cdots B_{31} \ B_{21} \ B_{11}$

9.1.3 并行处理面临的挑战

第 26 页

- ① 适用于固定计算负载的Amdahl定律（阿姆达尔定律）
- ② 适用于扩展问题的 Gustafson 定律（古斯塔夫森定律）

■ Amdahl定律


- 当并行计算机中处理器数目增加时，固定负载就被分配给更多的处理器去并行执行，其主要目的是想尽可能快地的得出结果，即计算任务的实时性要求更高。
- Amdahl 定律 (1967)：设 f 为给定计算任务中必须串行执行的部分所占比例 ($0 \leq f \leq 1$)，对于一台含有 p 个处理器的并行计算机，其最大可能的加速比为：

$$S = \frac{1}{f + (1-f)/p}$$

9.1.3 并行处理面临的挑战

第 29 页

■ Amdahl定律




9.1.3 并行处理面临的挑战

第 30 页

■ Amdahl定律

$$S(p) = \frac{1}{f + (1-f)/p}$$



- 当 p 无限增加时, 加速比趋于 $1/f$
- 主要缺点: 固定负载妨碍了并行机性能可扩展性的开发



9.1.3 并行处理面临的挑战

第 31 页

■ Gustafson定律:



9.1.3 并行处理面临的挑战

第 32 页

- Gustafson定律：对于一台并行计算机，当问题中可并行部分扩大 p 倍时，其加速比也随之增长：

$$S' = p + (1-p)f = f + (1-f)p$$

$$S' = \frac{W_s + pW_p}{W_s + pW_p/p} = \frac{W_s + pW_p}{W_s + W_p}$$

若我们用 f 来表示，可将上式变为：

$$\begin{aligned} S' &= \frac{fW + p(1-f)W}{fW + p(1-f)W/p} = \frac{f + p(1-f)}{f + (1-f)} \\ &= f + p(1-f) = p + (1-p)f \end{aligned}$$

9.1.3 并行处理面临的挑战

第 33 页

例9.1 (1) 经程序测试, 1个串行程序的90%执行时间花费在一个可以并行的函数。如果将该函数并行化, 问该程序在10个处理器上执行所能够实现的加速比是多少?

(2) 如果加速比要达到8以上, 至少需要多少个处理器?

(3) 试分析一下, 理想情况下最大加速比是多少?

答: (1) 加速比

$$S(p) = \frac{1}{f + (1-f)/P} = \frac{1}{0.1 + 0.9/10} \approx 5.3$$

(2) 如果 $S(P) \geq 8$

$$S(p) = \frac{1}{f + (1-f)/P} = \frac{1}{0.1 + 0.9/P} = 8 \quad P \geq 36$$


(3) 当 P 趋于无穷大时, $S(P) \approx 10$ **并行是有限制的**

9.1.3 并行处理面临的挑战

第 34 页

并行处理面临着两个重要的挑战

- 程序中的并行性有限
- 相对较大的通信开销



9.1.3 并行处理面临的挑战

第 35 页

1. 第一个挑战：有限的并行性使计算机要达到很高的加速比十分困难。

例9.2 假设有90个处理器达到80的加速比，求原计算程序中串行部分最多可占多大的比例？

解 Amdahl定律为：系统加速比 =
$$\frac{1}{(1 - \text{可加速部分比例}) + \frac{\text{可加速部分比例}}{\text{理论加速比}}}$$

可串行部分比例=1-f

$$80 = \frac{1}{\frac{\text{可加速部分比例}}{90} + (1 - \text{可加速部分比例})}$$

由上式可得：可加速部分比例 = 0.9975

9.1.3 并行处理面临的挑战

第 36 页

2. 第二个挑战：多处理机中远程访问的延迟较大

- 在现有的机器中，处理器之间的数据通信大约需要50 ~ 900个时钟周期。
- 主要取决于：通信机制、互连网络的种类和机器的规模
- 在几种不同的共享存储器并行计算机中远程访问一个字的典型延迟

机器	通信机制	互连网络	处理机 最大数量	典型远程存储器 访问时间 (ns)
Sun Starfire servers	SMP	多总线	64	500
SGI Origin 3000	NUMA	胖超立方体	512	500
Cray T3E	NUMA	3维环网	2048	300
HP V series	SMP	8×8交叉开关	32	900
HP AlphaServer GS	SMP	开关总线	32	400

9.1.3 并行处理面临的挑战

第 37 页

例9.3 假设有一台32台处理器的多处理机，对远程存储器访问时间为200ns。除了通信以外，假设所有其它访问均命中局部存储器。当发出一个远程请求时，本处理器挂起。处理器的时钟频率为2GHz，如果指令基本的CPI为0.5（设所有访存均命中Cache），求在没有远程访问的情况下和有0.2%的指令需要远程访问的情况下，前者比后者快多少？

解 有0.2%远程访问的机器的实际CPI为：

$$\text{CPI} = \text{基本CPI} + \text{远程访问率} \times \text{远程访问开销} = 0.5 + 0.2\% \times \text{远程访问开销}$$

远程访问开销为：

$$\text{远程访问时间/时钟周期时间} = 200\text{ns}/0.5\text{ns} = 400\text{个时钟周期}$$

$$\text{推导 } \text{CPI} = 0.5 + 0.2\% \times 400 = 1.3$$

因此在没有远程访问的情况下的机器速度是有0.2%远程访问的机器速度的 **1.3/0.5=2.6倍**

问题的解决

- 并行性不足：采用并行性更好的算法
- 远程访问延迟的降低：靠系统结构支持和编程技术

9.1.3 并行处理面临的挑战

第 38 页

3. 在并行处理中，影响性能（负载平衡、同步和存储器访问延迟等）的关键因素常依赖于：应用程序的高层特性

如数据的分配，并行算法的结构以及在空间和时间上对数据的访问模式等。

- 依据应用特点可把多机工作负载大致分成两类：

- 单个程序在多处理机上的并行工作负载——Amdahl定律

- 多个程序在多处理机上的并行工作负载——Gustafson定律

4. 并行程序的计算 / 通信比率

- 反映并行程序性能的一个重要的度量：**计算与通信的比率**

- 计算 / 通信比率随着处理数据规模的增大而增加；随着处理器数目的增加而减少

9.2 对称式共享存储器系统结构

9.2 对称式共享存储器系统结构

第 40 页

- 多个处理器共享一个存储器。
- 当处理机规模较小时，这种计算机十分经济。
- 近些年，能在一个单独的芯片上实现2 ~ 8个处理器核。

例如：Sun公司的2006年T1 8核的多处理器

- 支持对共享数据和私有数据的Cache缓存

私有数据供一个单独的处理器使用，而共享数据则是供多个处理器使用。

- 共享数据进入Cache产生了一个新的问题

Cache的一致性问题


1. 多处理机的Cache一致性问题

- 允许共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储块的副本；
- 当其中某个处理器对其Cache中的数据进行修改后，就会使得其Cache中的数据与其他Cache中的数据不一致。

9.2.1 多处理机Cache一致性

第 42 页

例 由两个处理器（A和B）读写引起的Cache一致性问题



2. 存储器的一致性：

如果对某个数据项的任何读操作均可得到其最新写入的值，则认为这个存储系统是一致的。

- 存储系统行为的两个不同方面

- What: 读操作得到的是什么值

- When: 什么时候才能将已写入的值返回给读操作

2. 存储器的一致性：

■ 需要满足以下条件

- 处理器P对单元X进行一次写之后又对单元X进行读，读和写之间没有其它处理器对单元X进行写，则P读到的值总是前面写进去的值。
- 处理器P对单元X进行写之后，另一处理器Q对单元X进行读，读和写之间无其它写，则Q读到的值应为P写进去的值。
- 对同一单元的写是串行化的，即任意两个处理器对同一单元的两次写，从各个处理器的角度来看顺序都是相同的。(写串行化)


基本原则：任何处理器或I/O系统读到的数据都是最新的数据

9.2.1 多处理机Cache一致性

第 45 页

2. 存储器的一致性：

- 在后面的讨论中，我们假设（保障方法）：
 - 直到所有的处理器均看到了写的结果，这个写操作才算完成；
 - 处理器的任何访存均不能改变写的顺序，也就是说允许处理器对读进行重排序，但必须以程序规定的顺序进行写



存储器一致性


- CACHE一致性（硬件）
- 内存一致性（软件）

9.2.2 实现一致性的基本方案

第 46 页

1. Cache一致性协议：在多个处理器中用来维护一致性的协议。

■ 关键：跟踪记录共享数据块的状态



思路1：如果能够监听数据的某一副本发生变化？

➤ 协议一：监听式协议 (snooping)


- ✓ 每个Cache除了包含物理存储器中块的数据拷贝之外，也保存着各个块的共享状态信息。
- ✓ Cache通常连在共享存储器的总线上，当某个Cache需要访问存储器时，它会把请求放到总线上广播出去，其他各个Cache控制器通过监听总线（它们一直在监听）来判断它们是否有总线上请求的数据块。如果有，就进行相应的操作。

9.2.2 实现一致性的基本方案

第 47 页

1. Cache一致性协议：在多个处理器中用来维护一致性的协议。

■ 关键：跟踪记录共享数据块的状态



思路2：如果数据的所有副本存储与变化均被记录下来？

➤ 协议二：目录式协议 (directory)

- ✓ 物理存储器中数据块的共享状态被保存在一个目录；
- ✓ 关键是建立一个目录，维护每个缓存块的一致性状态，跟踪哪些缓存拥有缓存块以及处于什么状态；
- ✓ 需要发出一致性请求的缓存控制器直接发送给目录，再根据目录确定接下来要采取的行动。

9.2.2 实现一致性的基本方案

第 48 页

2. 采用两种方法来解决Cache一致性问题。

■ 写作废协议

- 在处理器对某个数据项进行写入之前，作废其它的副本，保证它拥有对该数据项的唯一的访问权。

■ 写更新协议


- 当一个处理器对某数据项进行写入时，通过广播使其它Cache中所有对应于该数据项的副本进行更新。

9.2.2 实现一致性的基本方案


第 49 页

例 监听总线、写作废协议举例（采用写直达法）

初始状态：CPU A、CPU B、CPU C都有X的副本。在CPU A要对X进行写入时，需先作废CPU B和CPU C中的副本，然后再将p写入Cache A中的副本，同时用该数据更新主存单元X。



(a) CPU A 写入前




(b) CPU A 将 p 写入 X 后，作废其他 Cache 中的副本

9.2.2 实现一致性的基本方案


第 50 页

例 监听总线、写更新协议举例（采用写直达法）

假设：3个Cache都有X的副本。当CPU A将数据p写入Cache A中的副本时，将p广播给所有的Cache，这些Cache用p更新其中的副本。由于这里是采用写直达法，所以CPU A还要将p写入存储器中的X。如果采用写回法，则不需要写入存储器。



(a) CPU A 写入前



(b) CPU A 将 p 写入 X 后，更新其他 Cache 中的副本

9.2.2 实现一致性的基本方案

第 51 页

■ 写更新和写作废协议性能上的差别主要来自：

➤ 写作废协议的优点：

- ✓ 在对同一个数据进行多次写操作而中间无读操作的情况下，写更新协议需进行多次写广播操作，而写作废协议只需一次作废操作。
- ✓ 在对同一Cache块的多个字进行写操作的情况下，写更新协议对于每一个写操作都要进行一次广播，而写作废协议仅在对该块的第一次写时进行作废操作即可，且写作废是针对Cache块进行操作，而写更新则是针对字（或字节）进行。



- #### ➤ 写更新协议的优点：
- 考虑从一个处理器A进行写操作后到另一个处理器B能读到该写入数据之间的延迟时间，写更新协议的延迟时间较小。

1. 监听协议的基本实现技术

- 实现监听协议的关键：处理器之间通过一个可以实现广播的互连机制相连，通常采用的是总线。
- 当一个处理器的Cache响应本地CPU的访问时，如果它涉及到全局操作，其Cache控制器就要在获得总线的控制权后，在总线上发出相应的消息。
- 所有处理器都一直在监听总线，它们检测总线上的地址在它们的Cache中是否有副本。若有，则响应该消息，并进行相应的操作。
- 写操作的串行化：**由总线实现**
(获取总线控制权的顺序性)

9.2.3 监听协议的实现


第 53 页

2、监听协议举例（在各种情况下监听协议所进行的操作）

■ 响应来自处理器的请求

➤ 不发生替换的情况

- ① RdMiss——读不命中
- ② WtMiss——写不命中
- ③ Invalidate——写作废
- ④ 无效（简称I）：Cache中该块的内容为无效
- ⑤ 共享（简称S）：该块可能处于共享状态，给每个Cache块增设一个共享位：“1”表示该块是被多个处理器所共享；“0”表示仅被某个处理器所独占
- ⑥ 已修改（简称M）：该块被修改过，没写入存储器



Cache块的状态转换图
写作废协议中（采用写回法）


9.2.3 监听协议的实现

第 54 页

下面来讨论在各种情况下监听协议所进行的操作。

■ 响应来自处理器的请求

➤ 发生替换的情况



写作废协议中（采用写回法），Cache块的状态转换图


9.2.3 监听协议的实现

第 55 页

下面来讨论在各种情况下监听协议所进行的操作。

■ 响应来自处理器的请求

- 每个处理器都在监视总线上的消息和地址，当发现有与总线上的地址相匹配的Cache块时，就要根据该块的状态以及总线上的消息，进行相应的处理情况



写作废协议中（采用写回法），Cache块的状态转换图

9.3 分布式共享存储器系统结构

9.3.1 目录协议的基本思想

第 57 页

- 广播和监听的机制使得监听一致性协议的可扩展性很差。
- 寻找替代监听协议的一致性协议——目录协议

1. 目录协议


- 目录：一种集中的数据结构。对于存储器中的每一个可以调入Cache的数据块，在目录中设置一条目录项，用于记录该块的状态以及哪些Cache中有副本等相关信息。
- 特点：对于任何一个数据块，都可以快速地在唯一的一个位置中找到相关的信息。这使一致性协议避免了广播操作。
- 位向量：记录哪些Cache中有副本
 - 每一位对应于一个处理器；长度与处理器的个数成正比；由位向量指定的处理机的集合称为共享集S。

9.3.1 目录协议的基本思想

第 58 页

■ 分布式目录：


- 目录与存储器一起分布到各结点中，从而对于不同目录内容的访问可以在不同的结点进行
- 对每个结点增加目录后的分布式存储器多处理机



9.3.1 目录协议的基本思想

第 59 页

- 目录法最简单的实现方案：对于存储器中每一块都在目录中设置一项。目录中的信息量与 $M \times N$ 成正比，其中：
 - M ：存储器中存储块的总数量
 - N ：处理器的个数
 - 由于 $M = K \times N$ ， K 是每个处理机中存储块的数量，所以如果 K 保持不变，则目录中的信息量就与 N^2 成正比。



如何优化信息量的存储是关键！

9.3.2 目录的三种结构

第 60 页


- 不同目录协议的主要区别主要有两个
 - 所设置的存储器块的状态及其个数不同
 - 目录的结构
- 目录协议分为3类
 - 全映象目录、有限映象目录、链式目录

9.3.2 目录的三种结构

第 61 页

1. 全映像目录

- 每一个目录项都包含一个N位（N为处理机的个数）的位向量，其每一位对应于一个处理机。



共享集 = $\{P_1, P_2, \dots, P_{N-1}\}$

- 当位向量中的值为“1”时，就表示它所对应的处理机有该数据块的副本；否则就表示没有。
- 在这种情况下，共享集合由位向量中值为“1”的位所对应的处理机构成。


9.3.2 目录的三种结构

第 62 页

1. 全映像目录

■ Cache的每个块有两个状态位：

- 有效位
- 有效块是否允许写



Cache的状态位应该和目录项的状态一致。

9.3.2 目录的三种结构


第 63 页

1. 全映像目录

■ Cache的每个块有两个状态位：

- 有效位
- 有效块是否允许写

状态为U：未缓存 (Uncached)



C1, C2, C3都没有单元X的副本

9.3.2 目录的三种结构


第 64 页

1. 全映像目录

■ Cache的每个块有两个状态位：

- 有效位
- 有效块是否允许写

状态为S：共享 (Shared)：只读



- C1、C2、C3同时请求X单元的副本，这时目录项中的三个指针（Core位）被置1，表示这些Cache中已有数据副本。
- 目录项的重写位被置为未写（c）状态，表示无一Core允许写入该数据块。

9.3.2 目录的三种结构

第 65 页


1. 全映象目录

Core3向C3发出写请求时:

(1) C3检测出包含单元X的块是有效的，但Cache中的块允许位状态表示不允许Core对该块进行写操作。

(2) C3向包含单元X的存储器模块发出写请求，并暂停Core3工作。

(3) 该存储器模块发出一个无效请求给C1和C2
(根据目录项的内容发几个无效信号)



9.3.2 目录的三种结构

第 66 页


1. 全映象目录

Core3向C3发出写请求时:

(4) C1和C2收到无效请求后，把相应位置1，表示含单元X的块已无效，并发送一个回答信号给请求的存储器模块。

(5) 存储器模块收到回答信号后，将重写位置1，清除指向C1、C2的指针，发出允许信号给C3。

(6) C3收到写允许信号后，修改Cache的状态并激活Core3。




最终状态：目录中重写位被置成D状态，且有一个指针指向C3的数据块


9.3.2 目录的三种结构

第 67 页

1. 全映像目录



重写位 (1位) Core位 (N位)




- 优点：处理比较简单，速度也比较快。
- 缺点：
 - 存储空间的开销很大。
 - 目录项的数目与处理机的个数 N 成正比，而目录项的大小（位数）也与 N 成正比，因此目录所占用的空间与 N^2 成正比。
 - 可扩展性很差。

9.3.2 目录的三种结构

第 68 页

2. 有限映象目录


- 提高其可扩放性和减少目录所占用的空间。
- 核心思想：采用位数固定的目录项目
 - 限制同一数据块在所有Cache中的副本总数。
 - 例如，限定为常数 m 。则目录项中用于表示共享集合所需的二进制位数为： $m \times \log_2 N$ 。
 - 目录所占用的空间与 $N \times \lceil \log_2 N \rceil$ 成正比。



9.3.2 目录的三种结构

第 69 页

■ 举例



有限映像目录 ($m = 4$, $N \geq 8$ 的情况)

■ 缺点


- 当同一数据的副本个数大于 m 时, 必须做特殊处理 (如果存储规模大于全映像目录)
- 当目录项中的 m 个指针都已经全被占满, 而某处理机又需要新调入该块时, 就需要在其 m 个指针中选择一个, 将之驱逐, 以便腾出位置, 存放指向新调入块的处理机的指针。

3. 链式目录

- 用一个目录指针链表来表示共享集合。当一个数据块的副本数增加（或减少）时，其指针链表就跟着变长（或变短）。
- 由于链表的长度不受限制，因而带来了以下优点：既不限制副本的个数，又保持了可扩展性。
- 链式目录有两种实现方法
 - 单链法：当Cache中的块被替换出去时，需要对相应的链表进行操作——把相应的链表元素（假设是链表中的第*i*个）删除。实现方法有以下两种：
 - ✓ 沿着链表往下寻找第*i*个元素，找到后，修改其前后的链接指针，跳过该元素。
 - ✓ 找到第*i*个元素后，作废它及其后的所有元素所对应的Cache副本。
 - 双链法
 - ✓ 在替换时不需要遍历整个链表。
 - ✓ 节省了处理时间，但其指针增加了一倍，而且一致性协议也更复杂了。

9.3.2 目录的三种结构

第 71 页




9.3.2 目录的三种结构

第 72 页

替换：假设 C_1 到 C_N 都有单元X的副本，还假设单元X和单元Y都映射到同一个高速缓存块（直接映射法）。如果Core $_i$ 要读单元Y，它首先必须把X所在的块从Cache中去掉，这可以采用两种方法：

- 1) 沿着链发一个消息使 C_{i+1} 的指针指向 C_{i-1} ，这样使 C_i 从链中去掉（这时 C_i 中存放Y了）。
- 2) 使 C_{i+1} 到 C_N 中的单元X无效（这时 C_i 中存放Y了）。



9.3.2 目录协议的实例

第 73 页

1. 在目录协议中，存储块的状态有3种：


- 未缓冲：该块尚未被调入Cache。所有处理器的Cache中都没有这个块的副本。
- 共享：该块在一个或多个处理机上有这个块的副本，且这些副本与存储器中的该块相同。
- 独占：仅有一个处理机有这个块的副本，且该处理机已经对其进行了写操作，所以其内容是最新的，而存储器中该块的数据已过时。所以，这个处理机被称为该块的拥有者。

9.3.1 目录协议的基本思想

第 74 页

2. 本地结点、宿主结点以及远程结点的关系

- 本地结点：发出访问请求的结点
- 宿主结点：包含所访问的存储单元及其目录项的结点
- 远程结点可以和宿主结点是同一个结点，也可以不是同一个结点。



宿主结点：存放有对应地址的存储器块和目录项的结点

3. 在结点之间发送的消息

- 本地结点发给宿主结点（目录）的消息

说明：括号中的内容表示所带参数。

P：发出请求的处理机编号

K：所要访问的地址


- RdMiss (P, K)：处理机P读取地址为A的数据时不命中，请求宿主结点提供数据（块），并要求把P加入共享集。
- WtMiss (P, K)：处理机P对地址A进行写入时不命中，请求宿主结点提供数据，并使P成为所访问数据块的独占者。
- Invalidate (K)：请求向所有拥有相应数据块副本（包含地址K）的远程Cache发Invalidate消息，作废这些副本。

9.3.2 目录协议实例

第 76 页

1. 在基于目录协议的系统中，Cache块的状态转换图。

■ 响应本地Cache CPU请求



9.3.1 目录协议的基本思想


第 77 页

- 宿主结点（目录）发送给远程结点的消息
 - Invalidate (K) : 作废远程Cache中包含地址K的数据块。
 - Fetch (K) : 从远程Cache中取出包含地址K的数据块，并将之送到宿主结点。把远程Cache中那个块的状态改为“共享”。
 - Fetch&Inv (K) : 从远程Cache中取出包含地址K的数据块，并将之送到宿主结点。然后作废远程Cache中的那个块。
- 宿主结点发送给本地结点的消息
 - DReply (D) : D表示数据内容，把从宿主存储器获得的数据返回给本地Cache。

9.3.2 目录协议实例

第 78 页

1. 在基于目录协议的系统中，Cache块的状态转换图。
 - 远程结点中Cache块响应来自宿主结点的请求的状态转换



9.3.2 目录协议实例

第 79 页

- 在基于目录的协议中，目录承担了一致性协议操作的主要功能。
 - 本地结点把请求发给宿主结点中的目录，再由目录控制器有选择地向远程结点发出相应的消息。
 - 发出的消息会产生两种不同类型的动作：
 - ✓ 更新目录状态
 - ✓ 使远程结点完成相应的操作
- 1. 在基于目录协议的系统中，Cache块的状态转换图。
 - 响应本地Cache CPU请求

2. 目录的状态转换及相应的操作

如前所述：

- 目录中存储器块的状态有3种

- 未缓存U
- 共享S
- 独占E

- 位向量记录拥有其副本的处理器集合。这个集合称为共享集合。

- 对于从本地结点发来的请求，目录所进行的操作包括：


- 向远程结点发送消息以完成相应的操作。这些远程结点由共享集合指出；
- 修改目录中该块的状态；
- 更新共享集合。

9.3.2 目录协议实例

第 81 页

■ 目录可能接收到3种不同的请求

- 读不命中
- 写不命中
- 数据写回
(假设这些操作是原子的)




U: 未缓存 (Uncached) S: 共享 (Shared) : 只读
E: 独占 (Exclusive) : 可读写 P: 本地处理器

目录的状态转换及相应的操作


9.4 同步

存储系统 通过软、硬件结合，形成了CACHE—内存—外存储器组合的层次存储



9.4 同步

第 84 页




问: A=? B=? C=?


9.4 同步

第 85 页


同步机制通常是在硬件提供的同步指令的基础上，通过用户级软件例程来建立的。



(a) 基于公共事件的同步



(b) 基于公共数据的同步



(c) 基于状态监测的同步

9.4.1 基本硬件原语

第 86 页

在多台处理机中实现同步，所需的主要功能是：

- 一组能以原子操作的方式读出并修改存储单元的硬件原语。它们都能以原子操作的方式读/修改存储单元，并指出所进行的操作是否以原子的方式进行。
- 通常情况下，用户不直接使用基本的硬件原语，原语主要供系统程序员用来编制同步库函数。

9.4.1 基本硬件原语

第 87 页

1. 典型操作：原子交换 (atomic exchange)

- 功能：将一个存储单元的值和一个寄存器的值进行交换。

建立一个锁，锁值：

➤ 0：表示开的（可用）

➤ 1：表示已上锁（不可用）

- 处理器上锁时，将对应于该锁的存储单元的值与存放在某个寄存器中的1进行交换。如果返回值为0，存储单元的值此时已置换为1，防止了别的进程竞争该锁。
- 实现同步的关键：操作的原子性

2. 测试并置定 (test_and_set)

- 先测试一个存储单元的值，如果符合条件则修改其值。

9.4.1 基本硬件原语

第 88 页

3. 读取并加1 (fetch_and_increment)

- 它返回存储单元的值并自动增加该值。

4. 使用指令对

- LL(load linked或load locked)的取指令
- SC(store conditional)的特殊存指令
- 指令顺序执行：如果由LL指明的存储单元的内容在SC对其进行写之前已被其它指令改写过，则第二条指令SC执行失败；
- 如果在两条指令间进行切换也会导致SC执行失败，则SC将返回一个值来指出该指令操作是否成功：

“1”：成功； “0”：不成功

LL则返回该存储单元初始值。

9.4.1 基本硬件原语

第 89 页

例：实现对由R1指出的存储单元进行原子交换操作。

```
try: OR    R3, R4, R0    //R4中为交换值。把该值送入R3  
      LL    R2, 0 (R1)    //把单元0 (R1) 中的值取到R2  
      SC    R3, 0 (R1)    //若0 (R1) 中的值与R3值相同，则置R3值为1，否则置为0  
      BEQZ  R3, try        //存失败 (R3的值为0) 则转移  
      MOV   R4, R2        //将取的值送往R4
```

最终R4和由R1指向的单元值进行原子交换，在LL和SC之间如有别的处理器插入并修改了存储单元的值，SC将返回0并存入R3中，从而使这段程序再次执行。

9.4.1 基本硬件原语

第 90 页

- LL/SC机制的一个优点：用来构造别的同步原语

例如：构造原子操作fetch_and_increment:

```
try: LL          R2, 0 (R1)
      DADDIU     R2, R2, #1
      SC         R2, 0 (R1)
      BEQZ      R2, try
```

- 指令对的实现必须跟踪地址

由LL指令指定一个寄存器，该寄存器存放着一个单元地址，这个寄存器常称为连接寄存器。

9.4.2 用一致性实现锁

第 91 页

1. 无Cache一致性机制

- 采用多处理机的一致性机制来实现旋转锁，处理器环绕一个锁不停地旋转而请求获得该锁
- 在存储器中保存锁变量，处理器可以不断地通过一个原子操作请求使用权。
- 例如，利用原子交换操作，并通过测试返回值而知道锁的使用情况。释放锁的时候，处理器只需简单地将锁置为0。

例：用原子交换操作对旋转锁进行加锁，R1中存放的是该旋转锁的地址。

```
DADDIU    R2, R0, #1
lockit:    EXCH     R2, 0 (R1)
          BNEZ     R2, lockit
```


2. 机器支持Cache一致性

- 将锁调入Cache，并通过一致性机制使锁值保持一致。
- 优点：
 - 可使“环绕”的进程只对本地Cache中的锁（副本）进行操作，而不用在每次请求占用锁时都进行一次全局的存储器访问；
 - 可利用访问锁时所具有的局部性，即处理器最近使用过的锁不久又会使用。

(减少为获得锁而花费的时间)

9.4.2 用一致性实现锁

第 93 页

■ 改进旋转锁（获得第一条好处）

➤ 只对本地Cache中锁的副本进行读取和检测，直到发现该锁已经被释放。然后，该程序立即进行交换操作，去跟在其它处理器上的进程争用该锁变量。

➤ 修改后的旋转锁程序：

```
lockit:    LD          R2, 0 (R1)
           BNEZ        R2, lockit
           DADDIU      R2, R0, #1
           EXCH        R2, 0 (R1)
           BNEZ        R2, lockit
```

➤ 3个处理器利用原子交换争用旋转锁所进行的操作

9.4.2 用一致性实现锁

第 94 页

3个处理器利用原子交换争用旋转锁所进行的操作

步骤	处理器P0	处理器P1	处理器P2	锁的状态	总线/目录操作
1	占有锁	环绕测试 是否lock=0	环绕测试 是否lock=0	共享	无
2	将锁置为0	(收到作废命令)	(收到作废命令)	专有 (P0)	P0发出对锁变量的作废消息
3		Cache不命中	Cache不命中	共享	总线/目录收到P2 Cache不命中; 锁从P0写回
4		(因总线/目录忙而等待)	lock=0	共享	P2 Cache不命中被处理
5		Lock=0	执行交换, 导致Cache不命中	共享	P1 Cache不命中被处理
6		执行交换, 导致Cache不命中	交换完毕: 返回0 并置lock=1	专有 (P2)	总线/目录收到P2 Cache不命中; 发作废消息
7		交换完毕: 返回1	进入关键程序段	专有 (P1)	总线/目录处理P1 Cache不命中; 写回
8		环绕测试 是否lock=0			无

9.4.2 用一致性实现锁

第 95 页

- LL / SC原语的另一个优点：读写操作明显分开

LL不产生总线数据传送，这使下面代码与使用经过优化交换的代码具有相同的特点：

```
lockit: LL          R2, 0 (R1)
        BNEZ        R2, lockit
        DADDIU       R2, R0, #1
        SC           R2, 0 (R1)
        BEQZ        R2, lockit
```

第一个分支形成环绕的循环体，第二个分支解决了两个处理器同时看到锁可用的情况下的争用问题。尽管旋转锁机制简单并且具有吸引力，但难以将它应用于处理器数量很多的情况。

9.4.3 同步性能问题

第 96 页

简单旋转锁不能很好地适应可缩扩性。大规模多处理机中，若所有的处理器都同时争用同一个锁，则会导致大量的争用和通信开销。

例9.4 假设某条总线上有10个处理器同时准备对同一变量加锁。如果每个总线事务处理（读不命中或写不命中）的时间是100个时钟周期，而且忽略对已调入Cache中的锁进行读写的时间以及占用该锁的时间。

(1) 假设该锁在时间为0时被释放，并且所有处理器都在旋转等待该锁。问：所有10个处理器都获得该锁所需的总线事务数目是多少？

(2) 假设总线是非常公平的，在处理新请求之前，要先全部处理好已有的请求。并且各处理器的速度相同。问：处理10个请求大概需要多少时间？

9.4.3 同步性能问题

第 97 页

解 当*i*个处理器争用锁的时候，它们都各自完成以下操作序列，每一个操作产生一个总线事务：

- 访问该锁的*i*个LL指令操作
- 试图占用该锁（并上锁）的*i*个SC指令操作
- 1个释放锁的存操作指令

因此对于*i*个处理器来说，一个处理器获得该锁所要进行的总线事务的个数为 $2i+1$ 。由此可知，对*n*个处理器，总的总线事务个数为：

$$\sum_{i=1}^n (2i+1) = n(n+1) + n = n^2 + 2n$$

对于10个处理器来说，其总线事务数为120个，需要12000个时钟周期。

本例中**问题的根源**：锁的争用、对锁进行访问的串行性以及总线访问的延迟。

旋转锁的**主要优点**：总线开销或网络开销比较低，而且当一个锁被同一个处理器重用时具有很好的性能。

1. 如何用旋转锁来实现一个常用的高级同步原语：栅栏

- 栅栏强制所有到达该栅栏的进程进行等待，直到全部的进程到达栅栏，然后释放全部的进程，从而形成同步。
- 栅栏的典型实现：用两个旋转锁
 - 用来保护一个计数器，它记录已到达该栅栏的进程数；
 - 用来封锁进程直至最后一个进程到达该栅栏。

9.4.3 同步性能问题

第 99 页

■ 一种典型的实现，其中：

- lock和unlock提供基本的旋转锁
- 变量count记录已到达栅栏的进程数
- total规定了要到达栅栏的进程总数

```
lock (counterlock) ;           //确保更新的原子性
if (count==0) release=0;      //第一个进程则重置release
count=count+1;                //到达进程数加1
unlock (counterlock) ;        //释放锁
if (count==total) {           //进程全部到达
    count=0;                  //重置计数器
    release=1;                //释放进程
} else {                       //还有进程未到达
    spin (release=1) ; }      //等待别的进程到达
```

- 对counterlock加锁保证增量操作的原子性。
- release用来封锁进程直到最后一个进程到达栅栏。
- spin (release=1) 使进程等待直到全部的进程到达栅栏。

9.5 同时多线程

■ 线程级并行性

(Thread Level Parallelism, 简称TLP)

- 线程是进程内的一个相对独立且可独立调度和指派的执行单元，它比进程要“轻巧”得多。
- 只拥有在运行过程中必不可少的一点资源，如：程序计数器、一组寄存器、堆栈等。
- 线程切换时，只需保存和设置少量寄存器的内容，开销很小。
- 线程切换只需要几个时钟周期。
- 进程的切换一般需要成百上千个处理器时钟周期。

实现多线程有两种主要的方法：

■ 细粒度（fine-grained）多线程

- 在每条指令之间都能进行线程的切换，从而使得多个线程可以交替执行。
- 通常以时间片轮转的方法实现这样的交替执行，在轮转的过程中跳过当时处于停顿的线程。
- CPU必须在每个时钟周期都能进行线程的切换。
- 主要优点：既能够隐藏由长时间停顿引起的吞吐率的损失，又能够隐藏由短时间停顿带来的损失。
- 主要缺点：减慢了单个线程的执行

实现多线程有两种主要的方法：

■ 粗粒度 (coarse-grained) 多线程

- 线程之间的切换只发生在时间较长的停顿出现时，例如第二级Cache不命中。
- 减少了切换次数，也不太会降低单个线程的执行速度。
- 缺点：减少吞吐率损失的能力有限，特别是对于较短的停顿来说更是如此。
- 原因：由粗粒度多线程的流水线建立时间的开销造成的。由于实现粗粒度多线程的CPU只执行单个线程的指令，因此当发生停顿时，流水线必须排空或暂停。停顿后切换的新线程也有个填满流水线的过程，填满后才能不断地流出指令执行结果。

9.5.1 将线程级并行转换为指令级并行 第 104 页

- 同时多线程技术 (Simultaneous MultiThreading, 简称SMT)
 - 一种在多流出、动态调度的处理器上同时开发线程级并行和指令级并行的技术。
- 1. 提出SMT的主要原因
 - 现代多流出处理器通常含有多个并行的功能单元，而单个线程不能有效地利用这些功能单元。
 - 通过寄存器重命名和动态调度机制，来自各个独立线程的多条指令可以同时流出，而不用考虑它们之间的相互依赖关系，其相互依赖关系将通过动态调度机制得以解决。

9.5.1 将线程级并行转换为指令级并行 第 105 页

2. 一个超标量处理器在4种情况下的资源使用情况：

- 不支持多线程技术的超标量处理器

由于缺乏足够的指令级并行而限制了流出槽的利用率。

- 支持粗粒度多线程的超标量处理器

- 通过线程的切换部分隐藏了长时间停顿带来的开销，提高了硬件资源的利用率。

- 只有发生停顿时才进行线程切换，而且新线程还有个启动期，所以仍然可能有一些完全空闲的时钟周期。

9.5.1 将线程级并行转换为指令级并行 第 106 页


■ 支持细粒度多线程的超标量处理器

- 线程的交替执行消除了完全空闲的时钟周期。
- 由于在每个时钟周期内只能流出一个线程的指令，ILP的限制导致了一些时钟周期中依然存在不少空闲流出槽。


■ 支持同时多线程的超标量处理器

- 在同一个时钟周期中可以让多个线程使用流出槽。
- 理想情况下，流出槽的利用率只受限于多个线程对资源的需求和可用资源间的不平衡。


9.5.1 将线程级并行转换为指令级并行



9.5.1 将线程级并行转换为指令级并行 第 108 页



9.5.1 将线程级并行转换为指令级并行 第 109 页



9.5.1 将线程级并行转换为指令级并行 第 110 页

3. 开发的基础：动态调度的处理器已经具备了开发线程级并行所需的许多硬件设置。

- 动态调度超标量处理器有一组很多的虚拟寄存器，可以用作各独立线程的寄存器组。
- 由于寄存器重命名机制给各寄存器提供了唯一的标识，多个线程的指令可以在数据路径上混合执行，而不会导致各线程之间源操作数和目的操作数的混乱。
- 多线程可以在一个乱序执行的处理器的基础上实现，只要为每个线程设置重命名表、分别设置各自的程序计数器、并为多个线程提供指令确认的能力。


9.6 大规模并行处理机

9.6.1 并行计算机系统结构


第 112 页

目前流行的高性能并行计算机系统结构通常可以分成以下5类：


- 并行向量处理机 (PVP)
- 对称式共享存储器多处理机 (SMP)
- 分布式共享存储器多处理机 (DSM)
- 大规模并行处理机 (MPP)
- 机群计算机 (Cluster)



(a) PVP



(b) MPP



(c) 机群

VP: 向量处理器
SM: 共享存储器模块
P/C: 商品微处理器/Cache
LM、M: 本地存储器
NIC: 网络接口电路
MB: 存储器总线
LD: 本地磁盘
IOB: I/O 总线
B: 存储总线与 I/O 总线之间

1. 并行向量处理机

- Cray C-90和 Cray T-90是这类机器的代表。
- PVP系统一般由若干台高性能向量处理机（VP）构成。这些向量处理机是专门设计和定制的，拥有很高的向量处理性能。
- PVP中经常采用专门设计的高带宽的交叉开关网络，把各VP与共享存储器模块SM连接起来。
- 这样的机器通常不使用Cache，而是使用大量的向量寄存器和指令缓冲器。

2. 对称式共享存储器多处理机和分布式共享存储器多处理机

3. 大规模并行处理机

- Intel Paragon和IBM SP2是这类机器的代表。
- MPP往往是超大规模的计算机系统。
- 具有以下特点：
 - 处理结点使用商用微处理器，而且每个结点可以有多个微处理器；
 - 具有较好的可扩放性，能扩展成具有成百上千个处理器；
 - 系统中采用分布非共享的存储器，各结点有自己的地址空间；
 - 采用专门设计和定制的高性能互连网络；
 - 采用消息传递的通讯机制。

4. 机群计算机

- 一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构的独立计算机通过高性能网络或局域网互连在一起，协同完成特定的并行计算任务。
 - Berkeley NOW和SP2是这类机器的代表。
- 机群的主要特点
 - 每个结点都是一台完整的计算机，拥有本地磁盘和操作系统，可以作为一个单独的计算资源供用户使用。
 - 机群的各个结点一般通过商品化网络连接在一起；
 - 网络接口以松散耦合的方式连接到结点的I/O总线。

9.6.1 并行计算机系统结构

第 116 页

5类机器特征比较

属性	PVP	SMP	MPP	DSM	机群
结构类型	MIMD	MIMD	MIMD	MIMD	MIMD
处理器类型	专用定制	商用	商用	商用	商用
互连网络	定制 交叉开关	总线、 交叉开关	定制网络	定制网络	商用网络 (以太网、ATM)
通信机制	共享变量	共享变量	消息传递	共享变量	消息传递
地址空间	单地址空间	单地址空间	多地址空间	单地址空间	多地址空间
系统 存储器	集中共享	集中共享	分布非共享	分布共享	分布非共享
访存模型	UMA	UMA	NORMA	NUMA	NORMA
代表机器	Cray C-90, Cray T-90, NEC SX4, 银河1号	IBM R50, SGI Power Challenge, DEC Alpha 服务器8400, 曙光1号	Intel Paragon, IBM SP2, Intel TFLOPS, 曙光-900/2000	Stanford DASH, Cray T 3D, SGI/Cray Origin 2000	Berkeley NOW, Alpha Farm, Digital Trucluster

1. MPP的出现和发展

- 从20世纪80年代末开始，MPP系统逐渐地显示出代替和超越向量计算多处理机系统的趋势。

➤早期的MPP：Intel Paragon(1992年)、KSR1.Cray T3D(1993年)、IBM SP2(1994年)等。

(分布存储的MIMD计算机)

➤MPP的高端机器：1996年Intel公司的ASCI Red、1997年SGI Cray公司的T3E900
(万亿次浮点运算的高性能并行计算机)

➤在这个时期，消息传递的大规模并行处理系统得到了迅速发展

9.6.2 大规模并行处理机

第 118 页

- 从90年代后期开始，基于消息传递的MPP系统慢慢地从主流的并行处理市场退出。
- 随着网络技术的发展，机群系统和MPP系统的界限越来越模糊。
 - 90年代后期以来高性能计算机系统结构发展的一个趋势，新涌现的高性能计算机系统大多数都是由可扩充的高速互连网络连接的基于RISC微处理器的对称多处理机机群。
 - 机群系统已经成了构建超大规模并行计算机系统的主要模式，MPP则是在慢慢地退居二三线了。

2. MPP系统概述

- MPP结构的一个重要特性：可扩放性
 - 处理器的数量可扩放至数千个处理器。
 - 主存、I/O能力和带宽也能随处理器数量的增长而成比例地增长。
- MPP主要采用了以下技术来提高系统的可扩放性。
 - 使用物理上分布的主存体系结构，使分布式主存的总容量和总带宽能随处理结点数量的增加而增加。
 - 处理能力、主存与I/O能力平衡发展。
 - 计算能力与并行性平衡发展。

9.6.2 大规模并行处理机

第 120 页

3. 3种大型MPP的特点 (分别代表构造大型系统的不同方法)

MPP模型	Intel/Sandia ASCI Option Red	IBM SP2	SGI/Cray Origin 2000
典型配置	9072个处理器 1.8 Tflop/s (NSL)	400个处理器 90 Gflop/s (MHPCC)	128个处理器 51 Gflop/s (NCSA)
推出日期	1996年12月	1994年9月	1996年9月
CPU类型	200 MHz, 200 Mflop/s Pentium Pro	67 MHz, 267 Mflop/s POWER2	200 MHz, 400Mflop/s MIPS R9000
节点结构 数据存储	2个处理器, 32 ~ 256MB主存, 共享磁盘	1个处理器, 64MB ~ 2GB本地主存, 1GB ~ 14.5G本地磁盘	2个处理器, 64MB ~ 256MB分布共享 主存和共享磁盘
互连网络	分离二维网孔	多级网络	胖超立方体网格
访存模型	NORMA	NORMA	CC-NUMA
节点OS	轻量级内核 (LWK)	完全AIX (IBM UNIX)	微内核Cellular IRIX
编程语言	基于PUMA Portals 的MPI	MPI和PVM	Power C, Power Fortran
其他编程模型	NX, PVM, HPF	HPF, Linda	MPI, PVM

9.6.2 大规模并行处理机

第 121 页

4. 一些典型的MPP系统的特性

结构特性	IBM SP2	Cray T3D	Cray T3E	Intel Paragon	Intel/Sandia Option Red
典型配置	400个节点 90 Gflop/s	512个节点 153 Gflop/s	512个节点 1.2 Tflop/s	400个节点 40 Gflop/s	4536个节点 1.8 Tflop/s
推出日期	1994年	1993年	1996年	1992年	1996年
CPU类型	67 MHz 267 Mflop/s POWER2	150 MHz 150 Mflop/s Alpha 2964	300 MHz 600 Mflop/s Alpha 21164	50 MHz 90 Mflop/s Intel i860	200 MHz 200 Mflop/s Pentium Pro
节点结构 数据存储	1CPU 64MB ~ 2GB 本地存储器, 1 ~ 4.5GB 本地磁盘	2CPU 64MB主存, 50GB共享磁盘	4 ~ 8CPU 256MB ~ 16GB DSM 主存, 共享磁盘	1 ~ 2CPU 16 ~ 128MB 本地存储器, 40GB共享磁盘	2CPU 32 ~ 256MB 本地存储器, 共享磁盘
互连网络	多级网络	三维环绕	三维环绕	二维网孔	分离二维网孔
访存模型	NORMA	NUMA	NCC—NUMA	NORMA	NORMA

9.6.2 大规模并行处理机

第 122 页

4. 一些典型的MPP系统的特性（续）

结构特性	IBM SP2	Cray T3D	Cray T3E	Intel Paragon	Intel/Sandia Option Red
结构特性	IBM SP2	Cray T3D	Cray T3E	Intel Paragon	Intel/Sandia Option Red
节点OS	完全 AIX (IBM UNIX)	微内核	基于Chorus的 微内核	微内核	轻量级内核 (LWK)
编程模型	消息传递	共享变量、 消息传递、 PVM	共享变量、 消息传递、 PVM	消息传递	基于PUMA Portals消息传递
编程语言	MPI、PVM、 HPF、Linda	MPI、HPF	MPI、HPF	NX、MPI、 PVM	NX、PVM、 HPF
点到点 通信延迟	40μs	2μs	N/A	30μs	9μs
点到点带宽	35 MB/s	150 MB/s	480 MB/s	175 MB/s	380 MB/s

9.7 多核处理器及性能对比

1. 三个典型的多核处理器


- IBM的Power8
- Intel的Xeon E7
- Fujitsu的SPARC64 X+

9.7 多核处理器及性能对比

特征	IBM Powor8	Intel Xeon E7	Fujitsu SPARC64 X+
核数/片	4, 6, 8, 9, 12	4, 8, 9, 12, 22, 24	16
多线程	SMT	SMT	SMT
线程数/核	8	2	2
时钟频率	3.1-3.8 GHz	2.1-3.2 GHz	3.5 GHz
L1 I cache	32KB/核	32KB/核	64KB/核
L1 D cache	64KB/核	32KB/核	64KB/核
L2 cache	512KB/核	256KB/核	24MB共享
L3 cache	32-96MB: 8MB/核	9-60MB: 2.5MB/核	无
片间一致性协议	监听和目录的混合策略	监听和目录的混合策略	监听和目录的混合策略
多处理器互连支持	可连接多达16个处理器芯片	直连多达8个处理器芯片; 可以形成更大系统	交叉开关连接支持多达64个处理器芯片
处理器芯片数量范围	1-16	2-32	1-64
核数量范围	4-192	12-576	8-924

9.7 多核处理器及性能对比


第 126 页



(a) Power8 芯片系统结构

9.7 多核处理器及性能对比




第 127 页



(b) Xeon E7片上系统结构

9.7 多核处理器及性能对比

第 128 页




(a) 16芯片构成的Power8系统 (b) 8芯片构成的Xeon E7系统 (c) SPARC64 X+使用的4处理器模块

图9.21 使用三种多核芯片构造多处理机的系统结构

9.7 多核处理器及性能对比

第 129 页

2. 多核多处理机性能对比



多核处理机在核数量增加时SPECintRate基准性能变化

9.7 多核处理器及性能对比

第 130 页




图9.23 多处理机系统多核的相对性能变化

9.8 多处理机实例——Origin 2000

■ Origin 2000系列可扩展服务器产品

- 该系列包括：Origin 200、Origin 2000 Deskside、Origin 2000 Rack和Cray Origin 2000 4种机器。
- Origin 2000 Deskside桌面服务器系统支持的处理器数目最多为8个
- Origin 2000 Rack机柜服务器系统支持的处理器数目最多为16个
- Cray Origin 2000服务器系统具有大规模扩充能力，支持的处理器数目最多可达到128个。

9.8 多处理机实例——Origin 2000 第 133 页

1. Origin 2000系列服务器产品优点

- 不仅具有SMP的易编程和平稳扩充特性，而且还具有MPP的高可扩放性，应用非常广泛。
- 该系列服务器综合平衡了高性能、可扩放性、可用性和兼容性，能满足许多应用的需求。
- Origin 2000 服务器系列的I/O带宽可达92CB/s，系统传输速率比同类SMP服务器快几十倍。
(处理、存储和传输各种多媒体信息的理想系统)

2. Origin 2000的关键技术

■ CrayLink开关网络技术

- 多重交叉开关互连技术，用于连接处理器、存储器、I/O设备等。
- 替代总线成为处理器结点之间的互连网络。
 - ✓ 使Origin 2000 系统成为模块化系统，系统规模可以是一个基本的模块，也可以是若干模块的互连，而且还可以方便地通过增加模块数量来扩充。
 - ✓ Origin 2000 系统的可扩放性体系结构最多可以扩展至924个处理器，而且规模增加可使系统性能也呈线性增长，包括计算能力、主存容量和带宽、系统互连带宽、I/O带宽和网络连接能力。
 - ✓ 通过CrayLink，分布在所有处理器结点上的存储器在逻辑上形成单一寻址空间的共享存储器系统，但对本地和远程存储器访问的时间是不同的，是一个NUMA结构。

2. Origin 2000的关键技术

■ Cellular IRIX操作系统

- 工业界最早投入使用的蜂窝式操作系统
- 将操作系统功能分布到各个处理器结点上，可以实现从小系统到大系统的无缝扩展。
 - ✓ 把多个相同的操作系统核心功能分别放到多个“蜂窝”（操作系统单元）中，每个蜂窝分别管理服务器中所有处理器的一个子集。每个操作系统单元都可以非常有效地扩展，单元之间互相通信，为用户提供一种单一的操作系统接口。
 - ✓ 操作系统的这种蜂窝结构与积木式的硬件结构相结合，能够把故障隔离起来，可使故障局限于个别操作系统单元中，提高了服务器的可用性和可靠性。
- 从SGI的IRIX演变而来的，是以UNIX为基础的64位蜂窝式操作系统。

9.7 多核处理器及性能对比


第 136 页

Origin 2000系列服务器的硬件结构:

1. 结点板 (Origin200的主板)

■ 组成部分

- 一个或两个MIPS R9000微处理器 (内含第一级Cache)。其主频是180MHz或195MHz。
- 与处理器相配的第二级Cache, 其容量为1MB或4MB;
- 主存储器 (本地) 以及用于实现Cache一致性的目录存储器;
- 用于实现互连的ASIC芯片, 称为HUB, 提供了4个接口。




Origin 2000结点板结构

与处理器的接口
与存储器的接口
I/O接口
路由接口 (接CrayLink互连网络)

■ HUB的结构

- 4个端口在内部以交叉开关互连，通过发送消息进行通信。
- 存储器接口能双向传送数据，最大传输率为780MB/s，I/O和路由器接口各有两个半双工传送端口，最大传输率为 $2 \times 780\text{MB/s}$ ，即1.56GB/s。
- 每个Hub接口连接2个先进先出（FIFO）缓冲器，分别用于输入和输出的缓冲。



2. I/O子系统

- 由一组高速链路构成。称为Crosstalk (XTALK) 。
- Crosstalk I/O系统是分布的，在每个结点板上有一个I/O端口，可以被每个处理器访问。
- I/O操作通过结点板上的单端口Crosstalk协议的链路进行控制，或者通过在Crossbow (XBOW) ASIC芯片上的智能交叉开关进行互连
- XBOW ASIC芯片将Crosstalk I/O端口扩充到8个端口。
 - 6个端口用于I/O
 - 2个端口用于连接到结点板

3. 互连网络子系统

- 互连网络子系统是由路由器和链路构成的。
 - 每个路由器由一组交叉开关组成，能实现多路无阻塞连接。
 - 每条双向链路带宽峰值达到1.6GB/s。
- 互连网络CrayLink Interconnect为每对结点提供至少两条独立链路进行通信
 - 这种结构使得结点之间的通信可以绕过不能运行的路由器和断开了的链路。
- 路由器将结点板上的HUB物理地连接到CrayLink Interconnect上
 - 路由器的核心：实现6路无阻塞交叉开关的路由ASIC芯片
 - 路由器的交叉开关允许6个路由端口全双工同时操作，每个端口有2条单向的数据通路


9.7 多核处理器及性能对比

第 140 页

■ 路由ASIC芯片的结构

■ ASIC芯片的主要功能

- 选择发送端口和接收端口的最高效连接，动态地切换6个端口的连接。
 - 在CrayLink Interconnect的链路层协议（LLP）控制下与其他路由器和HUB进行可靠通信；
 - 消息的包以虫蚀寻径方式通过路由器以减少通信时延；
 - 对CrayLink信息提供缓存。
- ### ■ 路由器提供的峰值通信带宽达到9.36GB/s。




9.7 多核处理器及性能对比

第 141 页

■ 路由ASIC芯片的结构

■ ASIC芯片的主要功能

- 选择发送端口和接收端口的最高效连接，动态地切换6个端口的连接。
 - 在CrayLink Interconnect的链路层协议（LLP）控制下与其他路由器和HUB进行可靠通信；
 - 消息的包以虫蚀寻径方式通过路由器以减少通信时延；
 - 对CrayLink信息提供缓存。
- ### ■ 路由器提供的峰值通信带宽达到9.36GB/s。



9.7 多核处理器及性能对比


第 142 页

4. 不同的配置和互连

- Origin 2000在不同处理器个数配置情况下的互连拓扑结构

处理器数目：4、16、32、64
和128个


- P: 处理器
- N: 结点板
- H: HUB
- R: 路由器



9.7 多核处理器及性能对比

第 143 页

- 128处理器系统
 - 由4个立方体组成，在立方体之间传送数据多经过了一级路由器。
- 在结点内部实现的是SMP（对称多处理器）结构，由于只有两个处理器，所以不存在SMP结构的总线瓶颈问题。
- 在结点之间实现的是大规模并行处理结构，但又解决了共享存储器问题。因此在Origin系统中，无论是访问存储器的时间还是结点间传送数据的带宽都很理想。



128个处理器

9.7 多核处理器及性能对比

5. Origin系统中CPU访问存储器的延迟时间

- 假设：CPU的主频为195MHz；Cache不命中
- 最小延迟时间：CPU访问本结点存储器的时间
- 最大延迟时间：CPU访问距离最远的存储器的时间

系统CPU数	最小延迟时间	最大延迟时间	平均延迟时间
2	318ns	343ns	343ns
4	318ns	554ns	441ns
8	318ns	759ns	623ns
16	318ns	759ns	691ns
32	318ns	836ns	764ns
64	318ns	967ns	851ns
128	318ns	1169ns	959ns

9.7 多核处理器及性能对比

6. Origin系统的带宽

每个Hub连到路由器和互连网络的最大频宽为：1.56Gb/s（全双工，2×780Mb/s）

系统处理器数	带宽 (无快速传送连线)	带宽 (无快速传送连线)
8	1.56Gb/s	3.12Gb/s
16	3.12Gb/s	6.24Gb/s
32	6.24Gb/s	12.5Gb/s
64	12.5Gb/s	--
128	25Gb/s	--

7. 存储层次

寄存器、L1 Cache、L2 Cache和主存储器

- 寄存器和L1 Cache在R9000微处理器中
- 寄存器的存取时间最短
- L1 Cache又分成指令Cache和数据Cache两部分
(避免取指令和存/取数据发生冲突)
- L2 Cache安装在结点卡中，统一存放指令和数据，由SRAM组成。
- 主存储器地址是统一编址的，每个处理器通过互连网络可访问系统中任一存储单元。

8. 实现Cache的一致性

- 基于目录协议与写作废协议
- 每个结点中，有一个存储器和一个目录存储器。
- 每块对应于一个目录项，每个目录项包含其对应存储器块的状态信息和系统中各Cache共享该存储块情况的位向量，根据位向量可以知道哪些Cache中有其副本。

1. 掌握多处理机的基本概念
2. 掌握并行计算机系统结构的分类、通信机制及其特点
3. 理解多处理机的Cache一致性问题及其解决方法
4. 熟练掌握监听协议与目录协议的基本原理和实现方法，了解目录的3种结构
5. 理解多处理机的同步问题，掌握同步的实现方法和性能问题
6. 理解同时多线程的概念，掌握其实现方法和同时多线程的性能
7. 了解高性能并行计算机系统的通常分类及其特点
8. 了解大规模并行处理机MPP
9. 了解多处理机T1和Origin 2000的组成结构、互连方式以及特点等。

应用题

第 149 页

1. 经程序测试，1个串行程序的80%执行时间花费在一个可以并行执行程序。

(1) 如果将程序并行化，问该程序在9个处理器上执行所能够实现的加速比是多少？

(2) 如果加速比要达到4以上，至少需要多少个处理器？

(3) 试分析一下，因成本限制系统只能集成9个处理器。如果使加速比达到6以上，则需优化可并行执行程序至少占整个串行程序的比例达到多少？

解： (1)
$$S(p) = \frac{1}{f + (1-f)/P} = \frac{1}{0.2 + 0.8/10} \approx 3.57$$

(2)
$$S(p) = \frac{1}{f + (1-f)/P} = \frac{1}{0.2 + 0.8/P} = 4 \quad P \geq 16$$

(3)
$$S(p) = \frac{1}{f + (1-f)/P} = \frac{1}{f + (1-f)/10} = 6 \quad f \leq 7.4\% \quad \text{并行部分至少占92.6\%}$$